微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > TI模拟硬件电路设计 > 关于TL16CP754C的问题

关于TL16CP754C的问题

时间:10-02 整理:3721RD 点击:

我之前测试单个芯片没有问题,但是后来单个单片机拖两个芯片,A0-A2,D0-D7共用,CSA-CSD分别控制,发现两片16CP754居然打架,而且进一步测试发现单独使用一片的时候即使CS脚没有拉低的,D0-D7也会输出,难道这个芯片不能共用总线吗?

你好,

你是将所有的CSA ~ CSD都拉低了吗?IOR也是拉高的?

如果是的话,那么在D应该是高阻,不然本身的数据输入跟数据读取都会冲突!数据手册第23页的Figure 14. General Read Timing也说明了这一点。

芯片应该是可以共用总线的,其实一个芯片就是4个UART共用总线了,两块芯片的话,也就是用8个UART共用总线。

能否发你的电路图上来?

 

 

CSA-CSD不是低有效吗? 为什么都拉低? 我后来测试的时候单片机带单个芯片,CSA-CSD全部高电平,读寄存器居然能读出0A,正常读写没有问题。 单片机带两个芯片的时候第2位和第8位不管怎么写读出来都是低。  CS脚应该是用哪路哪路拉低吧。。。 PS:电路图见附件。

LZ所用单片机的型号?

SILICON C8051F340

我看不到LZ的原理图,可否将其转为DOC或者PDF文件?

另:TL16C754、C8051F340的供电电压是多少?

 

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top