cdce62005问题

大家好，我的设计是参考tms320c6678电路设计的，原理图一样。

现在的问题是，输入为AUX 25Mhz无源晶振，我用示波器*10档测量晶振的情况是，探头刚碰到晶振，晶振就不振了，但是用示波器单次触发可以看见，探头碰到晶振角上的瞬间是在震动的，频率为25Mhz没错，请问这算是正常起振状态吗？

第二，我按照6678的FPGA代码配置cdce62005，配置没有问题,PLL_LOCK引脚置高，但是用示波器测不到输出的时钟信号，这是为什么？如何测量是否输出正确？

两路输出为100MHz，一路为66.67Mhz，示波器带宽为100MHz

关于第一个问题，因示波器探头寄生电容有15-50pF电容。

测量时，这个电容实质是并在晶振上，容值比较大时，就会破坏晶振工作环境而导致停摆。

第二个问题也是如此。，可以尝试专用高频探头。

如果方便，建议咨询一下安杰伦等大的示波器制造商，他们会有更专业的建议。

PLL lock 置高了说明前面晶振到芯片pll这部分是好的，那后面没有输出可能因为输出级没有使能。能否再检查一下输出级的配置，确认每个寄存器。用这个示波器测量是没有问题的，肯定可以看到信号。

您好，谢谢您的回答

我通过修改寄存器的值将输出使能打开和关闭做对比，可以发现输入电流有很大变化，这可以说明我的寄存器写操作有效，也说明输出使能是打开的。请问有没有说明别的原因导致没有输出呢？

感谢您的回答！

问题解决了，我写完所有的寄存器之后又进行了一次读寄存器操作，可能是时序问题，我把读操作去掉之后就正常工作了

检查一下输出级的配置，确认每个寄存器设置是否正确。

PLL lock 置高了说明前面晶振到芯片pll这部分是好的，那后面没有输出可能因为输出级没有使能。能否再检查一下输出级的配置，确认每个寄存器。

其他原因的话就是在检查检查后续电路有没有地方的输入输出有问题。。

回答1：这样是正常现象，只要工作时候晶振正常就可以，但是你这个电路的抗干扰能力差。

回答2：两路输出为100MHz，一路为66.67Mhz，这个频率太高了，示波器不容易观察出来。