SN65MLVD082问题。

Dear all,

使用SN65MLVD082中出现以下问题。请帮忙解决，急！

由于端子走线和板卡的限制，是无法做到同时满足单端走线阻抗50，差分走线阻抗100；总线背板上考虑10块板卡的位置，间距25.4mm；在每个M-LVDS驱动器的输出均串联了22欧姆电阻，背板上总线两端的匹配电阻若改用阻值如100、82的时候，示波器观察驱动板卡旁边的接收板卡上芯片（TYPE-II型）M-LVDS侧的信号（时钟信号，125MHz），上升沿裕度很小，甚至上升沿的振铃已经低于150mV，改用51欧姆电阻，虽然信号幅度下降，只有+/-250mV，上升沿裕度能保证在100mV以上。
       1、使用51欧姆电阻是否存在问题，是否会因为高低温环境变化导致驱动能力不足，引起幅度变化，造成通信出错，这个目前没有条件在高低温下测量。使用提供的ibis模型仿真，slow和fast模型对应高温85和低温-40，结果幅度没有变化，只是上升速率的变化，是否可信。
       2、驱动器接收一直使能，发送0，当发送使能关闭的时候（即输出差分从0变为高阻），会有一个过冲，幅度超过50mV，因此接收端自身会采集到一个脉冲，邻近板卡接收端信号没有问题。（也就是自发自收）

能否给出参考建议解决这个问题?

TI没有人回复吗 ？这个很急啊。。我单套设备用15个呢。。。。

Mark,

现在背板上的走线阻抗是多少？最好先大概测量出背板阻抗，然后选择相应的终端匹配电阻。从你现在的情况看，51欧姆比100欧姆好，可能是背板阻抗很低，但芯片不能驱动两个50欧姆并联。

[1] 高温情况下，信号幅度会降低，所以如果用51欧姆，可能高温时裕度就不够了。

[2] 建议先解决好匹配问题再来看这个，因为这个很有可能是总线反射引起的。

另外，建议贴一些波形图上来，这样我们也能方便地看问题。

Dylan

Hi Dylan,

感谢回复。

见附件的波形测试图以及word介绍。

Mark,

[1] 对比图1和图10，截图中A的两点，这个应该是10欧姆和22欧姆的区别造成的，22欧姆应该是合适的，而10欧姆产生的反射叠加在上面。

[2] 看图中B的两点，MLVDS输出幅度是500~650mV，所以第一个点应该是正常幅度，第二个点掉下去了应该是反射回来的信号叠加在上面，从这个幅度掉下去一半大概可以判断终端电阻不匹配大约是一半，调整终端匹配电阻变大应该会让黄线变好点。您说用100欧姆时上升沿裕度很小，不知道上升沿裕度是指什么？

[3] 看C曲线，从源端10座到接收端2座，波形已经变圆滑了。说明这个背板总线的走线电容太大了，不过从图中看来这反倒是使波形变好看了。

建议还是通过调整匹配电阻，使得波形变好。您的软件方便做BER测试么？源端发送PRBS，终端接收来计算BER，调整电阻直到BER达到E-12要求就可以了。

Dylan

Hi Dylan,

见附件的简单原理图。我们现在是这样做的。

裕度说的是上次你截图，图1中的B点（后一个）到150mV之间的差，若换成100欧，裕度很小。

绘制BER曲线，软件目前没做，以后可以拿示波器分析观测。
目前方案还是按刚才发的示意图来做，考虑改进：尽量缩短分支线的长度100~200mil，分支线的差分阻抗争取再增大些（按之前看的国半的文档上，分支差分阻抗大了，信号裕度更大一些） ，请帮忙再确认下。是否可行？感谢感谢。