TRF3765小数分频相噪恶化严重

大家好！

在使用TRF3765这一PLL+VCO芯片时，遇到如下问题

        当 使用整数分频模式时，相位噪声跟芯片文档所给基本吻合，波形如下：

           当更改为小数分频模式时，即使所有寄存器设置保持不变，只更改Regiser4寄存器的第31位EN_FRAC（从0到1），相噪也会急剧恶化，近端VCO噪声恶化严重，如下图所示

              请大家帮忙分析下产生该问题的原因，多谢！非常感激！

鉴相频率多少？调调环路滤波，用仿真软件仿真一下参数试试

鉴相频率大约是300K的样子，用软件算了几组环路值，只有在环路非常窄（约10K）的时候，这个噪声包络才会下去，但是这种情况芯片输出的近端相噪很差。我觉得不是因为环路引起的，因为相同的硬件，只是把整数模式更改为小数模式就会出现这样的情况，请问这种情况会不会是因为寄存器值引起的呢？您是否用过该芯片呢？多谢！

提高鉴相频率试试

同时调整参考和反馈分频比。

我很久之前用过一次

改变鉴相频率，提高分频比，调整环路参数这些方案都已经试过了，可惜还是不行~

请问您当时用的时候有没有用小数分频模式？是不是有特殊的寄存器设置呢？这个芯片我们已经测试了10天了，一直没有把性能用出来，请问我们还有什么好办法来解决这个问题呢？多谢多谢！

请您仔细看看datasheet第三页PLL，不知您把鉴相频率提高到多少？

建议楼主在回过头来看看手册，及相关几篇application note

第三页PLL部分也没什么内容啊，我最高把鉴相频率提高到了1MHz的样子大概是。

在相同的鉴相频率下，只要我用整数模式，相噪就很好，如果改变一位寄存器值把它改成小数模式，相噪就很差~我是用TI的仿真软件用小数模式算的环路，不知道整数模式跟小数模式的环路可以不可以一样，至少我用小数模式的环路工作在整数模式是没有问题的