DS90UB928Q LVDS输出波形抖动处理问题

在我们的CASE中，LVDS CLK为51.2M，因此LVDS DATA最快的有179M，在测试时发现CLK及DATA这5路LVDS信号上升和下降时都有严重抖动，抖动幅值约100MV。

参考DATASHEET，只有LVDS IN有做100欧阻抗匹配要求，这5路输出的LVDS是没有做阻抗匹配的，在接收端有100欧的端接电阻，更改端接电阻的阻值是要改大吗？

我们试过加22pf电容，但是这样对边沿影响比较大，相对于这么大的传输速率，加电容是不合适的吧？最大允许加多少？

是的， DS90UB928只需在靠近输入端端接100ohm的终端匹配电阻，输出不需要，另外，100ohm的匹配电阻阻值是不能改变的。

像你提到的抖动，你可以测一下，datasheet中都给出了clock和data允许的jitter参数，如果在其范围内，是没有问题的。