向工作人员请教tlk2521问题,谢谢!
时间:10-02
整理:3721RD
点击:
使用tlk2521做光通信设备。
18bit原始数据,经过32周期的伪随机序列加扰,接收方解扰恢复出原始数据。
目前存在问题如下:
如果原始的数据全零,接收方正常。
如果原始数据是随机数据,比如一个以太网帧内容,接收方正常。
原始数据是ad采集,接收方lockb信号会频繁的不定期拉高(也就是失步,失锁?)。
而且经过一整天的实验,还发现,接收方fpga解扰的代码变动,居然也会影响tlk2521的lockb,按理说接收方全是对fpga是输入,对tlk2521的18bit并行管脚是输出,改变代码不变动从fpga发给tlk2521的数据,应该不会对2521产生影响啊!
想像工作人员请教:我现在能确定18bit加扰数据的电平跳变足够多,接收方一直到2521的serial输入的信号完整性正常,怎样才能解决lockb信号不时拉高?到底什么会影响这个信号?
请工作人员赐教,谢谢!
您好,
会不会信号的jitter太大了呢? 能测一下接受信号的jitter么?
方便把这部分原理图共享一下么?