CDCE706这样设计有问题吗？

因为我测试Y0/Y1输出的48MHz/200MHz均有尖峰脉冲.大概一两秒一次.

您好，这样的电路设计没有大的问题，但最好引脚1,2,6,9,10断开，您可以试试

不连接?

当使用I2C接口配置好PLL输出后，这些引脚包括I2C接口都可以悬空的，我看到典型应用中就没有连接，你可以试一下

另外频率输出线上串联两个0欧姆电阻，一个10nF电容，两个100欧电阻分别上下拉，这样会更好，参考评估板设计：

SDATA和SDATA建议通过一上拉电阻再到Vcc，电阻可取2.7Kohm。