fpga DP83848 时钟输出问题
时间：10-02
整理：3721RD
点击：
现在用的xilinx的MAC核配置为MII模式，但是程序下载进去后RX_clk和TX_clk没有输出，硬件正常，因为原始程序都可以被电脑识别。请问这个可能是什么原因导致的83848不正常工作的？
建议检查一下PHY 的地址是否配置正确。
请问您说的PHY地址指的是什么？是IP地址还是什么地址？谢谢了
现在用的xilinx的MAC核配置为MII模式，但是程序下载进去后RX_clk和TX_clk没有输出，硬件正常，因为原始程序都可以被电脑识别。请问这个可能是什么原因导致的83848不正常工作的？
建议检查一下PHY 的地址是否配置正确。
请问您说的PHY地址指的是什么？是IP地址还是什么地址？谢谢了