微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > TI模拟硬件电路设计 > CDCF5801A

CDCF5801A

时间:10-02 整理:3721RD 点击:

可编程延迟和相位控制中,在DLYCTR引脚的第32个上升沿上,在接下来的一次或者两次DLYCTR引脚的上升沿中,不会更新相位。能否解答一下到底是一次还是两次?

Hi,

DATA sheet 中描述:For every 32 edges, there are one or two edges for which the phase aligner does not update the phase.

它可并没有说是one or two rising edge哦?! 明白了吧,就是说会有下降沿,当然那个是“附带的”。

您好,在DATA sheet中Table 3. Programmable Delay and Phase Alignment第一列的确说的是每一个DLYCTR的上升沿。另外,还有一个问题,DLYCTRL引脚的频率一定要小于或者等于LEADLAG引脚的频率吗?LEADLAG引脚只是控制信号,频率很低然而DLYCTRL引脚可以很高啊

您好,在DATA sheet中Table 3. Programmable Delay and Phase Alignment第一列的确说的是每一个DLYCTR的上升沿。另外,还有一个问题,DLYCTRL引脚的频率一定要小于或者等于LEADLAG引脚的频率吗?LEADLAG引脚只是控制信号,频率很低然而DLYCTRL引脚可以很高啊

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top