微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > TI模拟硬件电路设计 > 时钟发生器

时钟发生器

时间:10-02 整理:3721RD 点击:

通过对CLKMD的操作,可以根据需要设定时钟发生器的工作模式和输出频率,在设置过程中除了工作模式、分频值和倍频值以外,还有哪些因素会对PLL产生影响?

信号的精度,噪音,抖动等都会有一定的影响

Wang

可能主要关注的是参考时钟的性能,FPD的大小,N的选取,VCXO的相噪,输出的模式等等

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top