TVP7002外部时钟给27M,输出DATA_CLK也是27M

TVP7002外部时钟给27M,输出DATA_CLK也是27M。是需要做哪些配置吗？

就是把27M倍频方面的操作，保证输出正确的像素时钟。

我想要输出的是148.5M，用于1080p60

你需要调节 PLL 就能实现

注意:  这个器件已经

不推荐在新型设计中采用

您好，能再详细点吗？因为PLL我已经调节过没有用，

感觉外部时钟好像是不经过PLL的，上面图片是想这样说的吗？再次谢谢

另外推荐的片子是哪些呢？

还有一个clamp的外部信号是不是一个要给一个脉冲，如果要的脉冲宽度是多少,周期又该是多少呢？

datasheet Table4中给出了在不同分辨率下（包括1080p）VCO的配置以及一些分频系数的配置。 

是的，目前视频decoder都基本上处于NRND状态了，没有新产品可替代。

你好，首先谢谢你的回答。

但是我还是不明白，首先我们是按照Table 4来设置的。

然后在地址1Ah上设置使用外部时钟27M,如下图CLK_SEL和PCLK_SEL都选择使用外部时钟。

在输入1080p60的情况下，DATACLK输出时钟为27M。感觉这显然是不正确的，因为DATACLK输出应该是148.5才是正常的。

请问我的设置还有什么不正确的吗？