TVP7002引脚输入问题
您好！请问TVP7002的COAST引脚，如果想使用外部输入，应该输入什么样的信号？TVP7002的EXT_CLK引脚，如果使用外部时钟作为像素时钟和ADC采样时钟，内部寄存器需要做哪些配置，外部电路需要做哪些修改？
我以前使用的TVP7002，你可以参考下。
在配置TVP7002之前，需要通过CPLD选通TVP7002的I2C通道并使能芯片，然后通过I2C配置TVP7002的各个I2C寄存器使其正常工作。在配置TVP7002为某种工作模式之前，需要先将TVP7002进行软件复位然后才开始配置。
TVP7002的寄存器配置如下所示。
/* TVP7002 - 1080i@60Hz - 33.75 Khz - 74.25Mhz - 20bit 4:2:2 - Embedded Syncs */
errors |= tvp7002_rset( 0x01, 0x89 ); // PLL divMSB 2200
errors |= tvp7002_rset( 0x02, 0x80 ); // PLL divLSB
errors |= tvp7002_rset( 0x03, 0x98 ); // PLL CONTROL
errors |= tvp7002_rset( 0x04, 0x80 ); // PHASE SEL(5) CKDI CKDI div2
errors |= tvp7002_rset( 0x05, 0x32 ); // CLAMP START
errors |= tvp7002_rset( 0x06, 0x20 ); // CLAMP WIDTH
errors |= tvp7002_rset( 0x07, 0x60 ); // HSYNC OUTPUT WIDTH - 96
//errors |= tvp7002_rset( 0x0e, 0x20 ); // SYNC CONTROL HSout+
errors |= tvp7002_rset( 0x0e, 0x1b );
errors |= tvp7002_rset( 0x0f, 0x2e ); // PLL and CLAMP CONTROL
errors |= tvp7002_rset( 0x10, 0x5d ); // SOG Threshold-(YPbPr Clamp)
errors |= tvp7002_rset( 0x11, 0x47 ); // SYNC SEPERATOR THRESHOLD
//errors |= tvp7002_rset( 0x12, 0x00 ); // PRE_COAST
errors |= tvp7002_rset( 0x12, 0x01 ); // PRE_COAST
errors |= tvp7002_rset( 0x13, 0x00 ); // POST_COAST
errors |= tvp7002_rset( 0x15, 0x47 ); // Output Formatter, 64-960, embedded syncs
errors |= tvp7002_rset( 0x16, 0x01 ); // MISC Control
errors |= tvp7002_rset( 0x17, 0x00 ); // Outputs enabled
errors |= tvp7002_rset( 0x18, 0x01 ); // T-SW disabled, blank off, CSC disabled, FID, SOG, CLK polarity=invert
errors |= tvp7002_rset( 0x19, 0x00 ); // INPUT MUX SELECT CH1 selected (BNC )
errors |= tvp7002_rset( 0x1a, 0x67 ); // SOG Filter(10Mhz) and CLP, INT REF CLK, INPUT MUX SELECT HSYNC_B and VSYNC_B selected
errors |= tvp7002_rset( 0x21, 0x08 ); // HSOUT START
errors |= tvp7002_rset( 0x22, 0x00 ); // Macrovision support
errors |= tvp7002_rset( 0x26, 0x80 ); // ALC Enable
errors |= tvp7002_rset( 0x28, 0x53 ); // AL FILTER Control
errors |= tvp7002_rset( 0x2a, 0x07 ); // Enable FINE CLAMP CONTROL
errors |= tvp7002_rset( 0x2b, 0x00 ); // POWER CONTROL-SOG ON
errors |= tvp7002_rset( 0x2c, 0x50 ); // ADC Setup
errors |= tvp7002_rset( 0x2d, 0x00 ); // Coarse Clamp OFF
errors |= tvp7002_rset( 0x2e, 0x80 ); // SOG Clamp ON
errors |= tvp7002_rset( 0x31, 0x5a ); // ALC PLACEMENT
errors |= tvp7002_rset( 0x34, 0x02 ); // Macrovision Stripper Width
//errors |= tvp7002_rset( 0x3e, 0x04 );
errors |= tvp7002_rset( 0x3f, 0x01 ); // Input B/W
errors |= tvp7002_rset( 0x40, 0x06 ); // AVID Start 262 (236+26) 27-1 for SOG filter differnence
errors |= tvp7002_rset( 0x41, 0x01 ); // AVID Start
errors |= tvp7002_rset( 0x42, 0x8a ); // AVID Stop 2186 (AVID start + 1920 + 4)
errors |= tvp7002_rset( 0x43, 0x08 ); // AVID Stop
errors |= tvp7002_rset( 0x44, 0x02 ); // VBLK F0 Offset
errors |= tvp7002_rset( 0x45, 0x02 ); // VBLK F1 Offse
errors |= tvp7002_rset( 0x46, 0x16 ); // VBLK F0 Duration
errors |= tvp7002_rset( 0x47, 0x17 ); // VBLK F1 Duration
TVP7002的COAST引脚，如果想使用外部输入，应该输入高电平
使用外部时钟作为像素时钟和ADC采样时钟，内部寄存器需要做哪些配置，外部电路需要做哪些修改？
使用外部时钟作为像素时钟和ADC采样时钟，内部寄存器需要做哪些配置，外部电路需要做哪些修改？
TVP7002的EXT_CLK引脚，如果使用外部时钟作为像素时钟和ADC采样时钟，时钟频率可以从0到27 MHz选择使用。内部寄存器需要做选择子地址为1AH。。如果想使用外部输入，COAST引脚输入矩形波信号。不用时候可以接地。
如果使用外部时钟，需要把CLK SCL寄存器置1，采用外部时钟。外部电路只需在EXT_CLK管脚加入时钟信号即可。
您好，感谢您的回复！请问您所说的矩形波信号是什么样的呢？比如占空比和频率。
你好，我的外部时钟给27M，CLK SEL设置为1，输入信号为1080p60，但是输出的DATACLK也是27M，请问哪里还有需要注意的吗？