关于使用ADS127L01进行设计AD转换电路时，AD芯片AD采集数据为全为0
时间：10-02
整理：3721RD
点击：
关于使用ADS127L01进行设计AD转换电路时，AD芯片的/DRDY引脚存在中断信号，在与MCU进行通信时，SCLK和DOUT引脚存在高低信号，在软件单步仿真中查看AD采集数据为全为0。
是的, 对于有时序关系的通信设备, 在调试的时候, 会因为单步停止破坏了时序而导致传输数据错误的情况.
在验证完时序后, 设置合适的断点, 可以避免这个问题.