微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > TI模拟硬件电路设计 > ADS8528 Throughput rate 为650KSPS?

ADS8528 Throughput rate 为650KSPS?

时间:10-02 整理:3721RD 点击:

各位好,我在选型使用ADS8528同步采集16路信号,每路采样率要求均达到140KSPS/12bit,输出数据与DSP连接,考虑使用2片ADS8528。

问题如下:

1、ADS8528的8路都能同时达到650KSPS采样率,还是单路使用时才能达到;

2、若8路能同时做到650KSPS,那么数据率就是650KSPS*8,而我在手册中看到的参数对于Throughput rate的描述,Serial interface, all four SDOx active是480KSPS,Parallel interface是650KSPS,我的理解是这个芯片总的数据传输率最大是650KSPS,那么8路同时达到650KSPS采样就没有意义了,不知道是不是这样理解;

3、我的DSP目前只支持1个24bit的EPPI和2个SPI,现在DSP和ADC都处在选型阶段,ADC主要应用是同步采集16路模拟信号(±5V,电平我也可以调整不作为限制),≥12bit,每路采样率均达到140KSPS,每路独立不要切换,现在主要限制在了DSP与ADC的数据接口上,现有的DSP能否实现,或者推荐一个DSP和ADC,谢谢!

应该是8路吧

从资料看是8个独立的AD,那么通过率就是每个通道650KPS

而且资料上也写的很清楚,是每个通道650k

只是你的接口电路能否达到的问题

谢谢你的回答,AD采样是独立的,但是数据输出接口是共用的,通过15个并口或者4个串行口输出,手册中给出了这两种接口方式的最高传输速率分别为480KSPS和650KSPS,所以这让我很迷惑,希望得到更多的解答,谢谢!

资料好像并不是这样写的。

16位并口,8*650=5.1M W/S

应该不是什么问题

至于串口,我就没有深入研究过,看看最高时钟在什么频率

计算一下就好

对的,是16个并口,但是650KSPS*8 这个在手册中好像没有看到描述。

To use the device with the parallel interface, hold the PAR/SER pin low. The maximum achievable data
throughput rate is 650 kSPS for the ADS8528, 600 kSPS for the ADS8548, and 510 kSPS for the ADS8568 in
this case.

哪位大神帮我解答一下,谢谢!

SPI的CLK时钟最高为45M,而且是4路并发的,应该能满足要求

Serial clock frequency  0.1 45

并口就更没有问题啦

tRDL RD pulse duration 20 ns 

加上其他的,最多也就35ns,大约可以工作在30M的水平

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top