ads1298的DRDY引脚一直高电平

我使用的是TI官方的评估套件ADS1298ECG-FE，采集板使用的是官方的，母板我自己做了一块STM32的 换上去了，SPI没有问题，可以正常读写寄存器、读ID，但是DRDY引脚一直为高电平，不管我拉高START引脚还是使用START命令，都无法检测到DRDY的状态改变，不能进入中断，无法读数据。PWDN是采集板上的去掉JP5跳线帽，一直为高电平。排除掉DRDY连接引脚的通断问题，DRDY引脚通过飞线链接到了按键中断引脚测试了通路和中断配置及函数，按键是可以进中断的。不知道要检测DRDY变低状态，是否还需要其他配置，或者寄存器配置，我理解的是只要START引脚拉高，就会使DRDY引脚状态变化。麻烦大神解答。

从手册看, 只要start 命令后, DRDY 就会根据转换情况而输出. 看看你的 START 命令情况. 或者还有基本的时钟信号等.

When the START pin is pulled high, or when the START command is sent, the device ADCs convert the input signals and DRDY is pulled high. The next falling edge of DRDY indicates that data are ready.

请问你有相关ADS1298的外围电路没有，最近我也在做ADS1298采集心电的，可以交流一下

参考下这个帖子：

https://e2e.ti.com/support/data_converters/precision_data_converters/f/73/t/486883

CLKSEL配置是否对？

https://e2e.ti.com/support/dsp/c5000/f/109/t/526145

Andy Tan

    首先感谢Andy Tan，实在抱歉，问题在看了这个帖子后第二天就得到了解决，只是这些天TI账号一直无法登陆，导致没能及时回复和处理。

解决的方法就是按照手册85页的配置顺序去做的，只是 我当时是用的命令复位，一直不好使，改成IO控制硬件复位就可以了。

我是买的官方的评估板，你可以在官网下载他的原理图

恩，Good News!

在命令发下去，是否有正确执行，需要debug的时候去确认下。

谢谢分享你的调试经验。