ADS5463与FPGA接口
时间:10-02
整理:3721RD
点击:
1.想通过FPGA直接给ADS5463提供时钟,如图
单端时钟方波的幅度是多少,1.8V还是3.3V,,接口电平是什么标准
2.DRY信号的上升沿和下降沿均采集数据,FPGA处理此类时钟不太方便,如何能将DRY信号转成只有上升沿触发的时钟
你的图片好像无法显示.
CLK 信号是差分信号, 如果要使用单端信号输入, 数据手册给出了典型连接参考图, 图58.
DRY信号的上升沿和下降沿均采集数据,FPGA处理此类时钟不太方便, 频率有点高了, 我感觉用外围电路来实现不如在你的 FPGA 里实现, 转换一路反相信号出来, 就可以检测两个上升沿了.
“CLK 信号是差分信号, 如果要使用单端信号输入, 数据手册给出了典型连接参考图, 图58,”
图58中说可以提供Square Wave or Sine Wave,如果用FPGA直接提供方波,那么FPGA出的电平是什么类型的,是3.3V的方波还是1.8V的啊
“感觉用外围电路来实现不如在你的 FPGA 里实现, 转换一路反相信号出来, 就可以检测两个上升沿了.”
请问反相信号具体指的是哪路信号的反向信号啊,是FPGA输出的时钟反相吗
不要用FPGA给高速ADC供时钟
FPGA提供的时钟性能太差
ADC采样时钟不超过200M,如果不用FPGA直接提供时钟,硬件太复杂,这种情况下能用FPGA提供1.8V的方波作为时钟吗
你最好先和FPGA厂商确认一下FPGA提供的时钟的jitter指标是多少。
然后按照jitter和SNR的公式,看一下ADC的SNR能不能满足你的需求