关于DS90CR286A的时钟问题
时间：10-02
整理：3721RD
点击：
本人在使用DS90CR286A芯片时出现如下情况，输入稳定的40M差分时钟，但是输出时钟时有时无，我的power dowm管脚是直接拉高的。
输入时钟
输出时钟
不知道出现这种情况的可能原因是什么。输出时钟的信号质量不好使因为我通过了一个FPGA在测量的，在FPGA中会出现一段时间的时钟无法锁定，就是在图中电平突然变高的地方，麻烦各位看一下，谢谢。
由于中间隔了个器件, 分析有可能信号电平匹配问题, 比如正好接近临界电位, 导致有时候信号变换采样不到.
再查查中间过程来确定问题点吧