微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > TI模拟硬件电路设计 > DAC39J84 寄存器配置问题

DAC39J84 寄存器配置问题

时间:10-02 整理:3721RD 点击:

我用DAC3XJ8X GUI配置该芯片寄存器,在SERDES and Lane Configuration 里有个Which link 选项,且link只有0和1的选择,请问这里的link 和lane有什么区别,我的配置是RX0~7分别对应Lane0~7 但是不知道link该如何分配

你好,

一个link可以包含一个或者多个lane。

配置的原则如下:

M:转换器数(AD和DA的个数)

L:物理通道数(一个L就是一对CML差分信号)。

F:每帧的8位字数(一帧包含8bit的个数)。

K:每个多帧的帧数(一个多帧里面包括了几个帧)。

S:一个帧里包含每个转换器采样点的个数。

N和N’:N表示转换器分辨率。N’表示的是每个样本(采样点)使用的位数(4的倍数)。N’的值等于N值加上控制和伪数据位数。

数据总流量: 转换器的时钟*转换器的个数*每个点的位宽=转换器时钟*M*N’

Case1例如:7500中FBADC的采样时钟是122.88M,位宽16bit。每条Lane的数据速率是2.5G(器件的限制)。 122.88*16*10B/8B =2.4576. 由于FB是复采样,所以M=2总的容量是5G。所以L=2。

希望以上对你有用,更多的信息请查阅JESD204B的规范

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top