DAC3482 FIFO的输入与输出时钟关系

在调试DAC3482时，使用word-wide模式按照手册中给出的FIFO-out clk=DACCLK/2后发现无论如何复位FIFO读出来都是FIFO冲突，而如果将FIFO-out clk=DACCLK时则可以看到报警寄存器先为不冲突，一段时间后变为1-away，再过一段时间变为2-away，再过一段时间变为fifo-collision，依次循环，请问我设置DACCLK时到底需要设置成和DATACLK相等还是二分之一的关系？求解救啊

这个在手册时序说明部分很明确。(7.3.2.1 Word-Wide Format)