LM98640噪声问题

1、芯片：LM98640

2、采用第三方的评估板，采用的是参考设计，电路板是PCB板

3、软件环境：FPGA ISE  XILINX  

我现在自己做的PCB电路板，用来处理CCD数据。这块电路板上主要的芯片是LM98640，Virtex5_FF1136_LX50T 和TLK2711。LM98640中的自校图形可以放出来，通过地检软件显示没有问题，每一列的值都一样，无噪声现象。

LM98640用的是手册中提供的电路结构。LM9860的主时钟20MHz。

现在的状态时，LM98604的输入端OS-信号悬空，通过示波器可以看到OS-信号端有一个50mv的40Mhz的周期信号，信号的变化情况与SAMPLE和CLAMP位置吻合。通过我们自己地检软件观测信号值一列大，一列小，或者两列大，两列小。并且每列信号的值的平均误差不太一样，特别是采样模式用的不同时。在SAMPLE模式下，误差码制大约在6个左右，同样条件切换到CDS模式误差码制大约在20个左右。这个噪声和手册不符啊。我们现在的测试情况其实就是在测试LM98640的躁底，手册上是1.8lsb，但是实测最后的情况是6lsb，且出现深浅不一的条纹图案。

噪声，一直是个技术难点