关于TLK10002低速侧两路数据对齐问题

实际测试tlk10002过程中发现，在开始“同步期间”，也就是tlk10002发送TI专有同步码的过程中，收到的两路同步码是对齐的，数据间没有byte错位。然而，在同步码之后的正常数据，对于两通道而言，有时候1通道超前一个byte，有时候1通道落后1个byte，而有时1通道和0通道间又是对齐的。


问题来了，设计代码时候，本来是想通过最开始的TI同步码进行对齐的，比如发送同步码期间，1通道超前，那么就调整1通道，使其延迟一拍，以便和0通道对齐。但现在的情况是，tlk10002发送的同步码和后面的正常数据规律不一样。程序中对两路数据进行对齐无从下手。


请问，是否需要设置tlk10002的什么参数，或者这类问题如何解决？谢谢

用什么手段检测数据不对齐问题的?

会不会是 MCU 端的问题.

您好，

用TI TLK10002开发板测试环境，抓取端是FPGA，内部没有经过任何逻辑，仅仅调用FPGA GTP CORE抓取从serdes出来后的数据。不会是MCU端的问题。