微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > TI模拟硬件电路设计 > DAC3482评估板

DAC3482评估板

时间:10-02 整理:3721RD 点击:

CDCE62005作为PLL需要外部输入时钟多少MHz?CDCE62005能否同时为AD提供时钟,能驱动的AD芯片有哪些?要求双通道,谢谢解答!~

62005的时钟参考范围很宽,具体看你的要求。一般可以是30.72Mh,61.44MH或者25Mh等常用频点

62005的输出时钟的jitter不是很好,一般12bit的ADC可以用。具体要看你的系统对ADC的SNR的要求。

可以找jitter和ADC SNR之间的公式

TI的ADC比较多,你可以在这个网页上按要求选取

http://www.ti.com/lsds/ti/data-converters/high-speed-adc-greater-10msps-products.page

想用16bit的,比如ADS42LB69,不知道是否可以驱动,还有这款芯片的SYNC输入时钟是多少,在datasheet上没有找到。。。。多谢解答!~

可以驱动,但是由于62005输出时钟的性能有限,可能ADC的指标达不到手册的指标

SYNC不是必须管脚,可以不用的。 具体的时序参见手册的figure71

太感谢了,还想请教一下,关于DAC3482,DATACLK引脚,需要与输入数据同步吗?可不可用自己板子的时钟产生芯片供给时钟,需要供给多少?多谢多谢!~

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top