微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > TI模拟硬件电路设计 > ads1224

ads1224

时间:10-02 整理:3721RD 点击:

 如果ADS1224的DRDY拉低,说明可以有新数据读出,此时如果不给SCLK信号,那么DRDY的波形怎样?

从手册图25 看 DRY 是独立信号,周期 8.32mS, 高电平宽度 48uS. 不受 SCLK 的影响。

DRDY拉低后,如果一直拉高SCLK会进入STANDBY mode。

如果SCLK一直保持在低,那么数据读不出来,会被自动更新掉。这种状态下DRDY应该是保持在拉低的。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top