常被忽略的那80%重点，SAR-ADC 电压基准电路
TI的SAR-ADC方面资深应用工程师Rafael曾说过，SAR-ADC应用电路设计重点的70%-80%应放在基准源电路的设计。然而工程师们时常把基准源的电路的设计忽略。
这个问题常常被忽略的原因可能来源于我们大学期间的教材。众多《数子电路基础》教材中，一般都没有给出SAR-ADC内部的电容网络结构，《模拟电路基础》教材也很少讨论基准源。然而在SAR-ADC设计时基准源的电路设计是至关重要的。简单理解，基准都不精确、干净、稳定，就不用指望转化出来的结果会精确。下面从ADC的内部结构和基准电路的设计要点，来说明基准源设计的重要性，并给出支持16bits SAR-ADC的基准电路设计。
下图是SAR型ADC的内部原理简图，SAR-ADC在采样过程中输入引脚AIN要对内部的采样电容充电。而转化过程中，Vref基准源引脚要对转化电容网充电。简而言之SAR-ADC的采样保持和量化过程，都是有对内部电容的充电过程。读过相关文章“Design SAR-ADC Driver Cirtuitry”工程师，都会深刻理解SAR-ADC驱动电路后，ADC输入引脚电容的重要性。原因是在采样保持过程中SAR-ADC采样电容会从输入引脚AIN驱动电容上抽取电荷。
常被忽略的地方是，整个采样转化周期里，SAR-ADC需要从信号电路中抽取一次电荷，而要从基准源REF中抽取N次电荷（N等于ADC的位数），而且抽取的周期更短（一个转化时钟的周期）。这就要求基准源在整个转化过程中，能够更快的给转化网络电容充电，并且保持基准源的恒定。确切的说比信号驱动电路的要求更高。下图是一个基准源设计不良时，转化过程中的基准源引脚电压，由示波器测得。由图可知，每个转化时钟周期，ADC都要从基准源上抽取电荷，并且要求恢复时间极短。
看了上图中基准源引脚上的电压在采样过程中的变化，我们会深刻的理解到SAR-ADC的基准源引脚稳定的重要性。我们总不希望在SAR-ADC转化的MSB位时，基准电压是2.500V，到LSB位时，就变成了2.498V。
下图一个典型的基准源连接ADC的电路。这个电路适合于给8-14倍的ADC提供基准。我们多数情况下，会关注基准源的初始精度，但这个精度是可以通过软件或硬件调整的。SAR-ADC的基准电路设计有很多更值得关注的地方。如引脚电容，这个电容是给内部的转化网络提供电荷，至关重要，但常被忽略。
在下面的小节里，会一步一步的解释基准源电路的设计要点，尽量说清楚两个问题，（1）为什么要这样设计，（2）怎样进行基准源电路设计。为了增强说服力，增加了文献中的效果对比，有数据有图表，希望对大家有用。
原来的排版太长了，还是分开小节显得简明些。
常被忽略的那80%重点，SAR-ADC 电压基准电路 part II
常被忽略的那80%重点，SAR-ADC 电压基准电路 part III
常被忽略的那80%重点，SAR-ADC 电压基准电路 part IV 最后的关键
楼主分享的不错，“SAR ADC 基准源Pin脚上，需要加电容、多大的电容”的确容易被忽略。。。
楼主讲得非常详尽哦！以前一直不懂为什么较高位数ADC的基准要加这么大电容，虽然知道是用来滤波、稳压的，这下知到咯。多谢楼主哈！
这个大电容也要看是什么类型的ADC，如果是SAR的ADC，这是必需的。如果Delta-Sigma型ADC，一般不需要这么大，基准的噪声更重要。
但是如果使用的是片内参考源，片内参考源都是按照楼主分析的这样来进行设计优化的吗？
SAR型ADC一般片内参考源都会带一个buffer。可以参考本博文的方法进行优化设计。
这个问题实战太多了。感谢楼主的文章。
我已经申请了样片opa365和ref5040做了试验 。 专门用了非ti的adcmax1300，有4.096v自带基准，也可以接外部基准。
我详细描述下：
按照最后这个图一样的参数接了。发现用自带的ref和这个电路，其他完全一样。 效果差不多。16bit的sar-adc，最大量程在我的板上跳动差不多有1-3。
如果量程变小了，跳动就稍微大点有5-8.
所以想请教lz 。
1. 对于超过14bit的16bit或者18bit的一般速度比如100k-500k的常用的sar-adc或者24bit这样的西格玛的adc，基准源的注意事项和实际选型
是不是有什么更需要深入的地方？
2. 对于这些adc ，信号输入电路，对信号的调理也很重要。 能不能开专题？
最近ti的fae写了不少好文章啊。有什么大动作？ 另外，ti的样片申请那叫一个快。给力。
关于SAR ADC的驱动电路，请参考下面的PPT
Analog to Digital in a Few Simple Steps
对于SAR ADC 输入 和 基准源都会抽取较大的瞬态电流，需要使用电容来提供瞬态电荷。
谢谢分享