ADS1274 的时钟问题

做数据采集用到ADS1274，1274的时CLK 是由外部输入，现在准备用定时器输出PWM波作为CLK输入。但现在的问题是要采样率高的时候，24M的PWM波只有占空比为33%或66%，此时能否作为时钟输入。这个芯片CLK的输入有什么要注意的地方？另外，SPI模式下，SCLK/CLK的关系一定要是1:1 1:2 1:4。。。这样的吗，在采样率很低的时候，SCLK能否高于CLK？

1 24M时钟如果33%的占空比，则高或低电平的时间大于11ns，应该不会是大问题

2 从第九页表格可以看出来，sclk必须低于clk.