ADS1178时钟

看了ADS1178的数据手册，输入时钟CLK范围是100kHz到27MHz之间，SCLK推荐为CLK的1、1/2等

问题：

1、转换速率是否只与MODE有关，与输入时钟无关？若设置MODE为0，此时是无论输入时钟CLK为多少，转换速率都为10.5ksps么？

2、CLKdiv：1 = 27MHz； 0 = 13.5MHz (high-speed) / 5.4MHz (low-power)；设置CLKdiv是否与输入时钟无关，只是影响tconv？

3、参考ADS1178的开发板，CLK为27MHz，是推荐值么？若使用25MHz有什么影响？

你好，首先要保证输入时钟范围在100K-27M才能正常工作，然后转换速率与MODE和CLK有关，参考12页Table 3. 27M是最大值，若使用25M采样速率下降一点

 谢谢您的回答，那参照数据手册CLKdiv的管脚说明：1 = 27MHz； 0 = 13.5MHz (high-speed) / 5.4MHz (low-power)；

设置CLKdiv是否与输入时钟无关，只有 27MHz/13.5MHz / 5.4MHz这三种值，只是影响tconv？

你好，CLKdiv是时钟分频设置，设置CLKdiv和MODE均是为了控制采样频率，采样频率是与MODE,CLK,CLDdiv有一个函数关系，即采样频率与这三个的值均有关系， 27MHz/13.5MHz / 5.4MHz这三种值是输入时钟CLK为27M时的值