ads1248

我用FPGA控制ADS1248。

ads1248编程思路如下：

FPGA产生时钟给SCLK引脚，并且电路板上电后，一直给它时钟；CLK虽和FPGA相连，但没进行数据处理；TESET、START引脚一直为高。 CS拉低，

MUX0 配成00000001、MUX1配成10100000、SYS0配成01011111、IDAC0配成00000110、IDAC1配成10001101，CS拉高。然后不断的重复以下操作：CS拉低，写入RDATA命令，读数一次，CS拉高。

 附件是电路原理图。请专家帮我分析，我的编程思路是否正确。测试时，我把PT100换成75欧姆的电阻。

问题如下： 1、DRDY一直为高，不知道为什么？

2、恒流源用1MA，不知道PGA和 the output data rate对不对？

3、程序OK后，DOUT输出的24BIT应该为什么？

le wang，

       您好，你这里FPGA给CLK pin脚提供时钟信号吗？如果想使用ADS1248内部时钟，CLK pin需要接到数字地上来激活内部时钟。

DOUT出来的24bit值和PT100两端的电压值有什么关系，怎么样知道24bit数值是正确的？

您好，ADS1248内部有内置PGA，也很方便您测量PT-100随温度变化产生的压差变化，但是建议您采用datasheet上面P57页的测试方法，建议增益取128来改善噪声特性。合理的建立一个共模点和搞清楚在每个增益设置下输入电压范围和共模电压很关键，附件给出了这两点的范围以及更详细的datasheet。如果设定了良好的输入共模范围，那么输出的code应该为：

(2ENOB)*(Vin)/19.53mV，这里假定采用外部2.5V参考电压，19.5mV是(VREF/128)=2.5V/128得到，ENOB可以从datasheet上面对应条件查到。Vin是输入差模电压

如果您的问题已经得到解决，请在“这是否解答您的问题” 后，点击“是”按钮。 谢谢您的对TI的支持！

下面这个是输入电压范围和共模电压设置规格，您也可以从datasheet上查到。谢谢

FPGA产生的4.28MHZ时钟同时给SCLK和CLK，寄存器配置也正确了（读出来的值和写入的一样）。但就是采用的数据不对。当PGA=1时，DOUT后面几位不稳定；当PGA等于其他值时，DOUT都等于同一个错误的值。请您帮我分析下原因。

您好，所给SCLK的频率不能那么高的，datasheet上面有说明，tsclk最小为488nS，你可以换算出最大的频率。ADS1248是高精度的，由于输入以及参考电压还有ADC内部的噪声都会影响输出，因此DOUT后面几位不稳定是有可能的。另外，不清楚你的输入共模电压是否设置正确，请您按照上面一贴的要求确认下，谢谢您对TI的支持

按照公式，我的共模电压范围是0.7至4.3。Vin = 0.075V。请问您，共模电压有什么用？

le wang，

  您好，共模电压通常是为了给某个芯片提供一个合适的工作偏置电压（当然这里特指ADC了），因为大多数时候芯片内部输入端口会有MOS管或者是双极性晶体管BJT等，它们是需要适当的偏置电压才能正常工作在放大区，近而才能实现芯片性能。当输入信号的共模电压超出这个范围时，ADC不能正常工作，希望能对您有帮助，谢谢您对TI 的支持

您的意思是V IN = ADCINP – ADCINN，要在Common-mode input range范围内？

不是这个意思，是共模电压（ADCINP + ADCINN）/2在共模范围之内。V IN = ADCINP – ADCINN是差模输入电压，可正可负，但它的绝对值要<=VREF/PGA

改其他的PGA，数据出错，应该是输入的信号超过其量程

Hi huiyang,

     是的，应用ADS1248一定要特别注意输入共模电压和输入差分信号满足Datasheet上的要求。而共模范围以及输入差分电压又和PGA直接相关，关于TI ADS124X系列数据转换器的共模电压问题，请参考以下分析：

http://e2e.ti.com/support/data_converters/precision_data_converters/w/design_notes/1370.input-voltage-range-requirements-for-the-ads1248-and-ads1148-families.aspx

     如果您的问题得到解决，请帮忙结掉此主题谢谢！