乘法型DAC的更新速率、采样速率以及乘法带宽是怎么定义的呀？之间有什么关系？

比如我看到一款12bit的并口DAC芯片，芯片资料显示Update rate of 20.4 MSPS ，10 MHz multiplying bandwidth；

另一款12bit的串口的DAC芯片DAC7811，芯片资料显示50MHz Serial Interface, 10MHz Multiplying Bandwidth。串口是50M的，一次需要传16bit（4个控制位），这样更新速率应该是50/16=3.125M，比10M的乘法带宽小很多呀，和采样定理冲突了！

Hi, Holmes

50MHz的串口时钟频率, 你理解的是正确的。

10MHz的乘法带宽只的是AC Reference输入的带宽。

举个例子，改变DAC的输出，可以通过改变DAC的Serial Interface的code，也可以维持code，改变DAC的reference的电压。

多谢寒号鸟。也就说说乘法DAC是相对固定参考电压的DAC的，如果我只用到固定参考电压，那就不必选用乘法DAC，是么？乘法DAC是不是相对而言会贵些？

实际的更新速率应该比50/16=3.125M稍慢，3.125M只是串口可以达到的最大传输时钟而已。

乘法DAC是AC变化的VREF，普通的DAC是固定的VREF。

如果不是用到乘法功能，可以选择普通的DAC，性价比会好点。