求解，ADS805E在高频时钟下不能正常工作

我只是个刚接触这方面的学生，问的问题可能有点简单，可别笑话我啊。我用805E做了一个AD，考虑到单独抽出这个采样模块，所以并没有前端的跟随器电路。使用FPGA提供时钟信号，在实际测试中，采样率在1M时可以很好的工作，但达到5M时，采样就开始不跟着时钟的节拍了，一个时钟周期内随机的会采几个值；而且在测量正弦波时，有很强的噪声，但在测量方波时就没有。我的电路是根据datasheet接的。请问这会是什么原因造成的呢。

估计是时钟的上升和下降时间不满足ADS805的要求。手册第12页，时钟是5V电平逻辑，占空比要严格的50%，上升时间和下降时间要控制在2ns以内。我估计你在跑5M时钟时，上升时间和下降时间可能不满足要求了，在FPGA和ADC之间加一个驱动用的buffer，应该会好一些。