请教ADS4125评估板中遇到的问题

在用ADS4125评估板用20M的采样频率去采样1M，功率为2db的信号，问题1：在昨天的用的时候采样出来的信号很好，毛刺很少，而今天再次采样，发现采样出来数据毛刺很多，数据源没有问题，其他什么都没变，什么原因引起这么大差异呢？问题2：在ADS4125什么呢数据输出口接了缓存器和排阻，这排阻的作用是什么呢，是做匹配呢还是当上拉电阻用呢，或者可不可以不接 直接短接？ 请教各位大虾，谢谢！

问题1: 用得什么采集卡?1400么?如果昨天测试好,今天测试不好除了时钟和数据源跟昨天是否一样以外,两块板子是否插好?是否有松动?

2.你说的排阻是端接么?lvds需要100ohm端接

先谢谢您的回答，采集卡是以ADS4125为核心的ADC板，我用的是cmos输出的方式，排阻指的是短接可不可以，或者接固定的22欧姆的还是其他值也可以，这个阻值一般要怎么计算得来呢，谢谢1

ADS4125评估板本身应该没有FPGA的，因此你应该用的一个TSW1200类的采集卡，请整个系统重新重起一遍看是否因为连接问题。

http://www.ti.com/tool/ads4125evm

你说的串阻是RN3~RN6那几个0ohm电阻么？请参考上面连接中我们的evm原理图.谢谢

More Literature (1)

好的 谢谢您，我去试试，但是TSW1200EVM 的链接线我没有，请问哪里可以买得到呢

USB线么?板子应该配的有的,市面上也很多

谢谢你的回答，但是不是usb线是那种lvds输出口的连接线，需要输出到FPGA板去测试的。

ads4125上面有一个插座,应该与tsw1200是直接插上去的.不需要连接线

好的 谢谢您了

您好，想请教下您一个问题，在制作AD模块中，我用到的AD芯片为ADS4129，但是焊接ADS4129芯片中，我没有将ADS4129芯片中间的焊盘接地，但是其引脚中有接地，后来测试，发现AD的性能很差，想请教下是不是这个没接地的问题引起的呢还是另有其他的原因？

你好,高速器件的焊盘接地是一个非常重要的基本要求,这对性能有很重要的影响.这在手册的71页BOARD DESIGN CONSIDERATIONS,也有强调,请注意改正,谢谢!

Grounding
A single ground plane is sufficient to give good performance, provided the analog, digital, and clock sections of
the board are cleanly partitioned. See the ADS414x, ADS412x EVM User Guide (SLWU067) for details on layout
and grounding.

Exposed Pad
In addition to providing a path for heat dissipation, the PowerPAD is also electrically internally connected to the
digital ground. Therefore, it is necessary to solder the exposed pad to the ground plane for best thermal and
electrical performance. For detailed information, see application notes QFN Layout Guidelines (SLOA122) and
QFN/SON PCB Attachment (SLUA271), both available for download at the TI web site (www.ti.com).

好的 谢谢您的回答！