ads1602

在设计ads1602原理图过程中，我碰到一些问题，在ADC的输入端需要一个将单端信号转成差分信号的电路，我用TI网站提供的Buffer Op Amp to Analog-to-Digital Converter Design 工具仿真出来的结果如下，我想问一下图中各个电容、电阻的具体值是多少？

Hi, Frank

仿真電路圖后面有一段說明：The chief disadvantage of this approach is that it is hard to come up with resistor values that will match the inverting and non-inverting stages. If the circuit is to be unity gain, R1 and R2 should be the same value, and R3 and C2 can be omitted.

所以簡化之後就是R1=R2, C2,R3不安裝。這樣上運放輸出的是1:1反相信號，下運放輸出1:1同相信號。具體的值不易太大，建議用幾百歐姆的電阻。C1是隔直流電容，可以根據1/(2*pi*f*C) ，f是信號的頻率，使得計算結果相比R1可以忽略。如果f=1MHz, 那C1取10nF ~ 100nF都可以。R5,C3,R6,C4要考慮ADC輸入的最小建立時間，建議值可以取50 ohm, 100pF. 運放要選擇高速的，ADS1602手冊中的推薦電路中用到的opa2822帶寬在200MHz。

下图标出了我计算的各个节点的电压，，下面的运放输出没有直流偏置了.

上图中R1=R2=R4=392ohm，R5=R6=50ohm

上运放输出-Vin, 下运放输出Vin. ADC得到的信号是-2Vin.当然也可以交换上下运放的位置，这样ADC内部处理的时候就不需要考虑极性反转。

我们决定还是用下面的图了。R1=R2=R3=R4=392ohm，R5=R6=50ohm，C1=100nF，C3=C4=100pF。VCM=2V,输入信号是450kHz的信号，带宽是12.5kHz。请看一下值合适吗？

另外关于VCM电压，为什么评估板采用运放来产生？下图是我仿照参考板设计的：

信号450kHz, 带宽只有12.5kHz?

运放产生的Vcm 源阻抗低，有很好的驱动能力。

是的，ads1602用于接收低中频信号的取样和量化，低中频信号载波频率为450kHz，带宽为12.5kHz。请问对于这样的低中频信号，理论上如何确定最小取样率？

可是运放的输入电流理论上很小啊？

还有个问题，ads1602的时钟CLK我们用OMAP输出，精度可能是10个ppm，可以吗？本来想用TCXO产生，可是市面上输出方波的TCXO不好找。

一般我们在ADC前端需要把单端转差分都用balun或者变压器，设计简单，而且稳定性高。建议改成balun或者变压器。