微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > MCU和单片机设计讨论 > 山西思软嵌入式开发课程体系时钟部分的设计需注意的几点

山西思软嵌入式开发课程体系时钟部分的设计需注意的几点

时间:10-02 整理:3721RD 点击:

    山西思软IT实训中心发现最近推出的一种32位高性能单片机,具有极强的数据处理、逻辑运算和信息存储能力,可以实现诸如人工智能、模糊控制等复杂的控制运算模型,有很好的开发前景。

    本系统采用晶振作为外部参考频率源,电路和普通电路一样。但要注意确保MODCLK脚在复位时为高,否则系统会出错。

    本系统采用Motorola公司推荐的4.194MHz晶振频率,同时通过写时钟合成控制寄存器SYNCR中的相关位来获得一定的系统时钟。系统时钟频率SYNCR与的W位、X位和Y[0~5]区的值有关:Fsys=Frefx[4(Y+1)x2(2w+x)]/128.

    当写入W=1,X=0,Y=100111时,Fsys=5Fref=20.97MHz.(注意:不要超过高性能单片机系统频率的最大允许值20.97MHz)。


Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top