微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > TI模拟硬件电路设计 > 关于仪表运放的共模抑制比问题

关于仪表运放的共模抑制比问题

时间:10-02 整理:3721RD 点击:

如图所示,下面是一个交流耦合放大电路,在电路的差分输入端输入差模(100uV,10Hz)和共模信号(10V,10Hz),进行电路的共模抑制比(CMRR)测试,测试发现:

1、差分信号从INS+和INS-端输入时,共模抑制比(CMRR)可达到119dB;

2、差分信号从IN+和IN-端输入时,共模抑制比(CMRR)只能达到70多dB;

在此,想知道:

怎么调整电路,才能做到,从IN+、IN-端输入进行共模抑制比的测量时,也能测量到保持119dB的共模抑制比。

如图所示,下面是一个交流耦合放大电路,在电路的差分输入端输入差模(100uV,10Hz)和共模信号(10V,10Hz)电路的共模抑制比(CMRR)测试,测试发现:
1、差分信号从INS+和INS-端输入时,共模抑制比(CMRR)可达到119dB;
2、差分信号从IN+和IN-端输入时,共模抑制比(CMRR)只能达到70多dB;
在此,想知道:
怎么才能做到不管是从IN+、IN-端输入时,测量到的共模抑制比119dB水平。

你好,

仪表放大器就是因为其高度的对称性和匹配性才实现了极高的CMRR。

你实际的电路是不完全对称的。不知道前端的跟随电路是做什么用的,感觉没啥用。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top