微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > TI模拟硬件电路设计 > 工程上运放压摆率的计算疑惑

工程上运放压摆率的计算疑惑

时间:10-02 整理:3721RD 点击:

昨天我的组长给我出了一个小考题:根据实际信号来选择运放的压摆率。

已知运放接成Buffer,信号在125ns内从0.5V上升到4V,让我计算应选什么样的压摆率运放。

由压摆率的定义我很容易地算了出来,是28V/us。

可是组长看了之后说这不行,工程上一般取2/3的摆动时间来计算压摆率,也就是用83ns代入计算得到压摆率应大于42V/us。同时组长还问我,知道为什么实际工程要取2/3的时间吗?

我可懵逼了,在网上找了好久没找到原因,后来在TI的精品课程中找到一些可能相关的理由:

(1)由于运放接成buffer,共模电压随着输入信号电压变化。由于体效应的存在会减小压摆率。

(2)当信号摆动到目标电压附近时,运放的输出会以小信号相应,即压摆率没有达到极限值。从而使摆动时间延长。

这是我所能找到的原因。

所以在这里请教一下各位有经验的工程师,为什么要选择2/3的时间来计算压摆率呢?

实际应用中, 遇到的信号都不会是完全线性的直线,  上升下降沿占掉信号幅度的 20%, 却占用更大比例的时间

http://cds.linear.com/docs/en/application-note/an94f.pdf

圖1.說明

图1说的是测量方法吧,用的是摆动中间的2/3时间来做测量,而没有提到理论计算呀?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top