关于峰值保持电路的问题

我要设计一个峰值保持电路,采用附件中的电路。在低频时工作正常。但是在较高频率下（10khz以上）电路就不正常。请问是什么原因呢？怎么设计峰值保持电路使它在较高频率下能正常工作？

亲，你设计的保持电路不适合高速工作。主要原因有这几个：

一，保持电容太大。由于前级运算放大器的输出能力只10mA级别，对10uF电容的充电速度无法很快，按现参数只能达到1V/mS。建议将电容降到103或更低。

二，提高负载阻抗。电容减小后，虽然提高了高频响应，但会降低低频保持时间。因此，建议提高后级输入阻抗。如果有可能，建议用高速入阻抗的放大器。一般，要求保持电容与后级输入阻抗积大于最低保持周期5被。

三，将358换成高速高带载能力的放大器。

友情提示，R4也是电容的等效阻抗之一，也需要提高阻值。真正高速采样需要专用IC，原理于此不同。

好的.谢谢老师.请问老师还有什么样的峰值保持电路适合在10khz-100khz 这样的频率下工作呢？

TI有很多这类采样保持电路，配DSP后就能做成高速峰值保持了。你可以在TI产品里搜一下。