关于怎么克服放大器电气过应力的问题

运算放大器 (op amp) 用户们普遍反映的一个问题是：“放大器电压输入能否高于电源轨?”一个系统有多个电源时便可能会出现此类问题。如果在不同时间开启这些电源，则系统器件的一个或多个引脚容易处于过压状态。这会使器件出现电气过应力 (EOS)问题。如果在不同电源供电时一个来自于“外部世界”或系统独立部分的信号出现在运算放大器的输入端或输出端，就会出现另一种过应力情况。

如果您想设计一些可靠、易于制造且具有低潜在现场故障的系统，那么请您继续往下读。本文将会从两个方面来研究这一问题。当我们考虑出现EOS问题的放大器时，可能会想到静电放电 (ESD) 。ESD使放大器引脚面临短时、高压、放电问题。第二种(通常会被人们忽略)过应力条件是 EOS 。EOS使放大器面临相对于 ESD 较低的过压和电流，但持续时间更长。看完本文后，您就会对潜在放大器 EOS 状态有所了解，并知道解决这一问题的方法。利用这种方法，您就能够设计防止电气过应力损坏、稳健的集成电路外部系统。

破坏性的静电放电事件

电气过应力的一个明显起因是 ESD。当两个物体 (body) 极为接近，且处于不同静电位下(几百伏或数千伏)时，便存在发生 ESD 的可能性。若两个物体之间出现传导路径，则会发生静电荷转移。电荷中和以后，便不再放电。

芯片处于电路断开 (out-of-circuit) 环境下可能会发生 ESD 。一般而言，我们发现错误地操作 IC 芯片会导致 ESD发生，从而带来一定的破坏性。ESD 发生在若干分之一秒时间内(通常不到 250ns)。若电流路径中几乎没有电阻的话，则大约数安培的电流将会流入芯片电路。

数十年前，半导体电路常常遭受 ESD 带来的破坏，最终会导致整个电路故障，甚至带来危害更大的参数降级。然而，一旦 ESD 的特性为人们了解之后，半导体厂商就开始在新的 IC 设计中实施保护电路。这些片上保护电路极大地降低了 ESD 对 IC 芯片产生破坏的可能性。

片上 ESD 保护电路的主要功能是防止PCB 装配之前和 PCB 装配操作带来的 ESD 相关破坏。此类操作期间，低阻抗接地路径可起到放电路径的作用，以对 IC 或周围表面所带的电荷进行放电。

IC 安装到 PC 电路板上后，情况便不一样了。一旦安装完成，在 IC 芯片和另一个板上组件之间便形成了连接。这就大大降低了低阻抗 ESD 路径存在的可能性。完成此安装以后，您极有可能不会碰到干预内部 ESD IC 电路的 ESD 情况。这的确不错!

但是，还有另一种可能性。工作电路的一些状况可能会使 IC 芯片受 EOS的影响。在 EOS状态下，可能会无意中激活 ESD 电路。EOS 的时滞可能会比 ESD 的时间要长得多。EOS期间电流传导的强度和持续时间可能足以在芯片中产生具有危险水平的热量。在这种极端条件下，芯片会被迅速破坏而且不可避免，最终损坏电路。

幻像电气过应力

不知不觉地，我们可能正依赖器件的内部 ESD 电路在 EOS期间提供保护，尽管并非有意让电路支持这一用途。您可能会发现，在施加电力以前您便拥有了一个可以完美运行的 IC(请参见图 1)，然而在施加电力和输入信号以后该 IC 突然就被破坏了。EOS 可能会非常剧烈，以至于 IC 过热，从而熔化裸片和封装材料。图 2 为此类破坏的一个例子。

图 1 安装之前的全功能 IC

图 2 出现EOS后被破坏的 IC

集成电路通常不包括 EOS 条件保护。充其量，内部 ESD 保护电路可能会在 EOS 期间启用，并提供充分保护。但是，设计 ESD 保护电路并不能保证在所有 EOS 状态下都提供这种保护。

EOS 期间建立的电流路径较为复杂，并且有一定的不可预知性，杂散阻抗变大的高频情况下更是如此。图 3 显示了放大器内几种可能的电流路径例子。ESD 输入保护二极管(常为“关闭”)提供了到各个电源和 T1 的直流路径。

如果放大器电源不能吸入 EOS相关电流，则 IC 电源引脚电压可能会上升至危险水平。T1 为一个 ESD 吸收器件。ESD 期间，T1 的功能是在安全水平开启并钳制电源引脚的电压。切记大多数 ESD 事件都发生在 IC 处于电路断开时。但是，在电路内 EOS 期间，T1 可能在不经意间开启。此时，T1 会在运算放大器电源引脚之间建立起一个低电阻连接。这样，强破坏性电流开始流动，直到 T1 熔化，从而在放大器电源之间形成短路。前面提到的自加热和破坏均可能发生。上述热量温度可以升高到足以使封装熔化、裂开，如图 2 所示。

作为一个主要的设计考虑因素，需要确保经过器件的所有路径均能够安全地经受住 EOS 事件期间出现的电流和电压。如果您无法预见这些条件，同时您的 IC 也不能散出产生的热量，那么电路就可能会被损坏。了解放大器的内部 ESD 电路，并预测它们在 EOS 事件中的表现，是避免出现这些问题的一种有效方法。大多数运算放大器厂商均可提供 ESD 电路的相关信息。

EOS 条件举例

利用 TINA 软件工具和 OPA364 宏模型生成的图 4 是使用低功耗 OPA364 CMOS 运算放大器的简单跟随器电路的一个例子。低频信号 VG1 表示来自变送器输出端的信号。该变送器远离放大器，有一条线缆 (TL1) 将它们连接起来。该电路中，周围环境使得线缆上出现了瞬态。

VG2 是与变送器输出信号 (VG1) 结合在一起的计划外瞬态信号。总信号振幅超出了放大器的最大规定输入范围。一个足够强的瞬态信号将会触发运算放大器输入 ESD 电路。

位于该放大器非反相输入端前面的电阻限制了产生输入电流的大小。ESD 单元设计旨在极短的时间内安全地传导数安培电流，该传导持续时间不超过几十到数百纳秒。当 ESD 单元在 EOS 事件期间激活时，电流传导的时间取决于 EOS 脉冲或过压特性。这些相同的 ESD 单元一般可持续处理五到十毫安的电流，当占空比下降时可持续处理的电流安培数会大大增加。在这些条件下，它们可能非常安全并且不受过压的影响。

在一些应用中，在电源电压施加到放大器以前就出现了输入信号(请参见图 5)。该图是使用 TINA 软件工具和 OPA374 宏模型生成的。如果未将电流限制在一个安全值范围内，则该上电行为就有可能会损坏输入 ESD 保护电路。

电源 (VG2) 在 50ms 内从 0V 斜坡上升到 5V。电源开始斜坡上升 5ms 以后，施加一个 3.5V 的输入信号 (VG1) 时便可完成上述过程。这种情况下，输入开始为一个高于正电压轨的电压。这便开启了非反相输入 ESD 二极管。电流从非反相输入端 (AM1) 流出，直到电源和输入端之间的压差低于约 0.6V 为止。若该输入源为低阻抗并且可提供电流，则在电路中几乎对其没有限制。在这种条件下，一个可能产生破坏作用的电流会流经 ESD 二极管。安装串联输入电阻可保护输入电路免受此类损坏。

在放大器转换时间内，输入 (VG1) 迅速达到 3.5V。另一方面，放大器转换时输出 (VM1) 达到输入脉冲峰值。在放大器转换时间内，该电路创建了一个较大的输入-输出压差。最初，输入端和输出端之间的差值为 10V。同时，运算放大器内部电路和反馈元件必须在处理这一时间内流入放大器输入端 (AM1) 的电流。

当放大器输入经受一个大信号也即快速边缘脉冲(请参见图 6)时，便出现另一种潜在破坏情况。该图是使用 TINA 软件工具和 OPA277 宏模型生成的。在这种情况下，VG1 的信号对输入施加了一个 10V 的峰值矩形脉冲。放大器通过产生一个线性斜坡输出电压来响应该脉冲。放大器的有限转换率(本例而言，OPA227 转换率等于 2V/us)规定了输出电压的特性。

转换时间内，在输出达到输入脉冲峰值要求的时间期间存在一个较大的输入到输出电压差。一开始，放大器输入端和输出端之间的压差为 10V。放大器转换至其最终水平后该压差随之降低。由于反相输入一开始便具有与输出相同的电位，因此在两个输入端之间存在 10V 压差。若运算放大器不包括内部输入到输入钳位功能，则破坏性电压电平可能会被施加到输入晶体管的半导体结点上。这是双极输入运算放大器更为严重的一个问题。当前的现代双极输入运算放大器差不多都包括保护钳位电路。

一些运算放大器会呈现出输出反向特性，其伴随着输入过驱动(请参见图 7)。这种现象一般被称为输出相位反向。大多数现代运算放大器都不会出现这种现象，但也有一些运算放大器会出人意料地存在这一现象。对于那些具有这种特性的运算放大器来说，一般只有当施加的输入电平超出产品规定的共模电压 (CMV) 范围时才会发生。当运算放大器出现输出相位反向时，需采取预防措施来防止输入被过驱动。

放大器输入端 (VG1) 将被驱动至负电源轨以下约 0.5V。输出电平立刻从负电压轨转为正电压轨。由于输入被进一步过驱动，因此输出反向持续时间会更长。即使这可能不会损坏放大器，但其也是一种非理想的条件，如果它是属于机电性质的(即马达、传动器等)，则会给负载带来破坏性的后果。

通过在非反相输入和负电源轨之间放置一个小信号、反偏压连接的肖特基二极管就可解决这一过驱动问题。应将一个串联输入电阻包括在内，以限制流经该二极管的电流。

开关电源输出可能会包含高频、瞬态能量。即使这些电源中包括了滤波，但输出端上的电压“峰值”仍可在放大器的电源引脚上产生瞬态过压条件。如果电源电压超出放大器的电压击穿极限，则 ESD 吸收器件可能会被触发，从而在电源引脚之间形成一个传导路径。

简单的 RLC 电路被连接至一个负载电阻。+5V 电源具有 5V 的电压，1us 瞬态，等于 10V 电压峰值。这超出了一些低压 CMOS 工艺的最大电源电压。1kΩ 负载电阻模拟了一个需要约 5mA 电源电流的放大器。从响应可以看到 RLC 电路将该峰值融入到了一个 +5Vdc 电平上的正弦响应。轻微过压不会导致器件出现问题。但是，在许多情况下，同 RLC 电路组合相关的一些未知条件会使电源电压下冲。这会影响运算放大器的输出偏移。虽然运算放大器的 PSRR 将有助于最小化输出偏移的变化，但其也是一个明显的误差。由于太多的变量未知，因此最好不要依赖此类保护。

一种更佳、可预知性更高的瞬态抑制方法是在电源线上使用瞬态电压抑制器 (TVS)(请参见图 8B)。TVS 与齐纳二极管相类似，但它是专为承受超大瞬态电流和峰值功率而设计。在单极和双极运算放大器中，TVR Littlefuse 1.5KE 系列均可用于 6.8V-550V 的反向承受电压。10 次 100us 脉冲的峰值功率能力为 1500W。它们是一些具有纳秒响应时间的快速响应器件。一个明显的优势是快速电压钳制特性，其电源电压下冲极少(如果有的话)。

如果您了解每一个运算放大器引脚上所用的内部 ESD 单元，则只要内部器件能够完全保护各个运算放大器引脚就可以去除一些外部器件。

SDIx 肖特基二极管提供了输入过压的电压钳制功能。R1 将流经这些二极管的电流限定在所用二极管的规定电平。SDOx肖特基二极管提供了输出过压的电压钳制保护。如果您在运算放大器电源上使用这种输出保护，则需使用功率肖特基二极管。流经这些二极管的电流必须限定在所用二极管的规定电平。一旦您让这种瞬态电流流经输入或输出二极管，则必须将这种能量接地，否则运算放大器电源可能会进入过压状态。如果出现这种情况，那么放大器就会锁闭，甚至会被永久损坏。若电源不能吸入电流，或者非二极管直流电流频率的低阻抗，则在每一个电源上都需要有一个齐纳二极管或直流电压抑制器 (TVS) 来引导该接地电流。大多数电源均为单向而非双向流出电流或吸入电流。齐纳二极管或单向半导体瞬态电压抑制器提供了一种将器件引脚维持在安全水平的简单、低成本方法。

谢谢分享。ESD和EOS防护都是非常重要的。它的风险及管控对工艺来说是首要任务。