微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > TI模拟硬件电路设计 > 有做09年的宽带直流放大器的吗,共同讨论一下吧

有做09年的宽带直流放大器的吗,共同讨论一下吧

时间:10-02 整理:3721RD 点击:

有做09年的宽带直流放大器的吗,共同讨论一下吧

把题目发上来大家看看啊。

宽带直流放大器(C题)

【本科组】

一、任务

设计并制作一个宽带直流放大器及所用的直流稳压电源。

二、要求

1.基本要求

(1)电压增益AV≥40dB,输入电压有效值Vi≤20mV。AV可在0~40dB范围内手动连续调节。

(2)最大输出电压正弦波有效值Vo≥2V,输出信号波形无明显失真。

(3)3dB通频带0~5MHz;在0~4MHz通频带内增益起伏≤1dB。

(4)放大器的输入电阻≥50W,负载电阻(50±2)W。

(5)设计并制作满足放大器要求所用的直流稳压电源。

2.发挥部分

(1)最大电压增益AV≥60dB,输入电压有效值Vi≤10 mV。

(2)在AV=60dB时,输出端噪声电压的峰-峰值VONPP≤0.3V。

(3)3dB通频带0~10MHz;在0~9MHz通频带内增益起伏≤1dB。

(4)最大输出电压正弦波有效值Vo≥10V,输出信号波形无明显失真。 

(5)进一步降低输入电压提高放大器的电压增益。

(6)电压增益AV可预置并显示,预置范围为0~60dB,步距为5dB(也可以连续调节);放大器的带宽可预置并显示(至少5MHz、 10MHz 两点)。

(7)降低放大器的制作成本,提高电源效率。

(8)其他(例如改善放大器性能的其它措施等)。

三、说明

1.宽带直流放大器幅频特性示意图如图1所示。

图1  幅频特性示意图

2.负载电阻应预留测试用检测口和明显标志,如不符合(50±2)W的电阻值要求,则酌情扣除最大输出电压有效值项的所得分数。

3.放大器要留有必要的测试点。建议的测试框图如图2所示,可采用信号发生器与示波器/交、直流电压表组合的静态法或扫频仪进行幅频特性测量。

图2  幅频特性测试框图

请问楼主对那个地方有疑问?

各种疑问啊,想找一起做这道题的一起交流

Shelher

请问楼主对那个地方有疑问?

专家老师,我有一个问题,用仿真软件仿得是OPA656,一个同相比例放大器,然后四个级联,仿出来可以可以达到要求,实际做出来都自激了。

后来把其中一级拿出来调试,第一级放大4倍,发帖询问大神后,将反馈电阻那并联了一个22pF的电容,波形出来并且挺好,可是在扫频仪上发现OPA656U的放大变窄了,并且放大倍数有点减小,去掉电容后放大带宽变得还可以,但用示波器看波形,都是自激的,专家老师如何解决这个问题?谢谢,(电路图如需要再发)

Johnny Lu

各种疑问啊,想找一起做这道题的一起交流

你好,高手,嘿嘿,俺是刚接触这些放大器,正在做这个题,遇到了好多问题,QQ1486447613,方便联系

xiang wang zhang

Shelher

请问楼主对那个地方有疑问?

专家老师,我有一个问题,用仿真软件仿得是OPA656,一个同相比例放大器,然后四个级联,仿出来可以可以达到要求,实际做出来都自激了。

后来把其中一级拿出来调试,第一级放大4倍,发帖询问大神后,将反馈电阻那并联了一个22pF的电容,波形出来并且挺好,可是在扫频仪上发现OPA656U的放大变窄了,并且放大倍数有点减小,去掉电容后放大带宽变得还可以,但用示波器看波形,都是自激的,专家老师如何解决这个问题?谢谢,(电路图如需要再发)

关于自激的最方便的解决方法莫过于在反馈电阻上并联一个电容Cf了  但是这个Cf的取值也是很讲究的

例如你使用OPA656自激后,你应该观察自激的频率,假设自激后产生的频率为25M,你的反馈电阻为1K,那么为了消除自激你的Cf电容是有取值范围的

假设你要求的上限频率为10M

那么你的Cf的取值原则是:Cf与Rf构成的RC滤波的截止频率应该介于10M ~ 25M之间,至于到底多大合适,需要做几次简单的调试。

如果你的Cf选择的过大,使得截止频率小于10M,那么你的电路的带宽就会减小很多

希望对你有帮助

我列表里有你

我在做F题。

Johnny Lu

我列表里有你

有啥好的方案吗?我想的比较简单,想做几个OPA656的级联,先实现增益和通频带,在这就卡住了,哎!你有啥好的方案吗?

前级vca810不错,db线性,可达40db

后级放大加功放,好像当年有这样做的,我只做了个vca810,在等申请的宽带运放,手头上的供电电压都太低

我用坏了好几个810了。。。。

OPA656是FET型运放,如果像你这样用OPA656级联,相当于给前一级的运放带了一个容性负载(想一下FET的结构),这个容性负载和运放的输出阻抗以及后面连线的阻抗形成一个极点和零点,其中形成的极点在前,零点在后,极点将带来额外的相移,运放相位裕度不够,很容易自激。在反馈电阻上并电容相当于是补偿的一种,这样做会增强稳定性,但是会减小带宽,一个重要的结论是任何稳定性的获得都是以牺牲带宽为代价的,建议去看看运放的书会比较好理解为什么会自激,怎样消除,以及其中的原理。

假如我中间加上个射极跟随呢?

Liyi Kang

OPA656是FET型运放,如果像你这样用OPA656级联,相当于给前一级的运放带了一个容性负载(想一下FET的结构),这个容性负载和运放的输出阻抗以及后面连线的阻抗形成一个极点和零点,其中形成的极点在前,零点在后,极点将带来额外的相移,运放相位裕度不够,很容易自激。在反馈电阻上并电容相当于是补偿的一种,这样做会增强稳定性,但是会减小带宽,一个重要的结论是任何稳定性的获得都是以牺牲带宽为代价的,建议去看看运放的书会比较好理解为什么会自激,怎样消除,以及其中的原理。

假如我中间加一级跟随器呢

前级用VCA810或者是AD603放大都可以,后级做个功放为带负载和进一步放大电压,网上资料很多你可以借鉴一下,VCA810注意阻抗的匹配问题,以及是负电压控制就基本没什么大问题了,

加了跟随器相移会不会发生变化?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top