微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > TI模拟硬件电路设计 > ths3091的使用问题

ths3091的使用问题

时间:10-02 整理:3721RD 点击:

目前我用两片ths3091运放并联当作功率驱动50欧负载,按照芯片手册上的第一页电路图来设计电路,因为我要求频率能够做到10M,峰峰值至少24V,当然加了散热措施,发现一个问题,信号峰峰值大于10V以后波形就失真了,失真的波形就想芯片手册上的figure33中的ERDRIVE RECOVERY TIME失真波形一样,这个图的概念是什么?出现失真的原因又是什么?请教专家!还有,很抱歉,我这边图片附不上来,不知怎么回事?

峰峰值24V指的是输入还是输出?如果是输入,那这个幅度太大了。如果是输出,参照手册第1页左下角的图。这颗芯片在100欧姆负载,10MHz输入频率,20Vpp输出幅度下,THD也就是49dBc~-48dBc左右。输出幅度越大,非线性的影响只会越来越大。另外,从手册第5页输出摆幅看,100欧姆负载时输出摆幅最大也就是不到+/-12V,如果你想输出24Vpp,很可能碰到输出摆幅的限制,从而使波形失真。建议不要用这么大的摆幅,或者选一个线性度更好的运放。

当然是输出信号要求能达到24Vpp,这个没错有点大,但是关键是输出到10V就失真了,我是用51欧的负载,那个谐波失真的概念还不能太理解,他的影响因素有哪些?

输出负载太大,或者摆幅太大,或者频率太高,就会发生谐波失真。就是说一个1M的信号进去,出来的会有2M,3M。。。的谐波成分,把这些谐波成分的能量加在一起,除以有用信号的能量,就是总谐波失真(THD)。从手册第一页左下方的图来看,THD是随着输出幅度增大而变差。按照这幅图的测试条件,10Vpp输出时,THD才-52dBc左右。不知道你的电路图是什么样的,方便发上来吗?用附件或插入图片皆可。

很奇怪的是,09年国赛很多作品用ths309/2/5并联用作功率驱动,输出能够达到有效值10,也就是峰峰值28V左右,当然他们+-18V供电。我画的电路图以及PCB,输出串接一电阻防止自激震荡,这使得电压幅值分掉一点。

应该是和供电有关,毕竟输出电压留点余量到电源是有好处的。你可以试试增大电源电压,情况会不会有好转。

跟电源电压有关,详见附件TINA模型。当电源电压+/-12V时,THD大约在1.4%;当电源电压+/-18V时,THD大约在0.1%。可以看到,电源电压提升6V,THD可以优化一个数量级。

上一篇:TLC2272电荷放大器
下一篇:opa2228

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top