微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求助Verilog生成数据到txt文件

求助Verilog生成数据到txt文件

时间:10-02 整理:3721RD 点击:

integer
handle ;
initial
begin
handle = $fopen("path/sr.txt","w") ;
end
always@(sum)
begin
$fwrite(handle,"%d",$signed(sr)) ;
end
其中,sum是输入,sr是输出,怎么才能随着sum的变化,而生成sr的值上面这种有的时候一个sum,输出两个sr,

sum = 135时,sr = 11;sum = 596时,sr = 24;sum = 968735时,sr = 984;sum = 1时,sr = 1;sum = 2时,sr = 1;sum = 10时,sr = 3.
旨在输出到txt文件中sr值为11 24 984 1 1 3

可使用下列 system task 完成
$fopen
$fwrite
$fclose

之前的就是用的这几条命令呀,但是不是随着sum的变化,sr变化的,也就是说有的一个sum,输出2个sr

一般都用时钟,sum是一个时钟信号,每个上升沿输出一个数据

但是想要的输出是没输入一个sum,然后输出一个sr,并且sum不是一个时钟输入一个,没有规律

我觉得可以这样,生成一个与时钟有关的信号sum_change,当检测到sum值变换时,输出sum_change的一个pulse,
然后
always@(pos clk)
begin
if(sum_change)
$fwrite(handle,"%d",$signed(sr)) ;
end

好的,多谢,试试

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top