微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 动态时序分析和静态时序分析

动态时序分析和静态时序分析

时间:10-02 整理:3721RD 点击:
求教,为什么动态时序分析是必须的。既然静态时序分析覆盖率更大,速度快,占用内存小。

我理解,动态时序分析可以作为一种补充手段吧。如果写约束时出现什么差错,还能发现

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top