为什么没有fsdb文件生成?编译和运行过程中没有任何错误啊~在线求解答
时间:12-26
整理:3721RD
点击:
这是我的方针脚本加了-fsdb选项,听说VERDI2014+VCS2014不需要以前那么繁琐的设置了,只需要一个-fsdb就行了:
vcs -full64 -fsdb testbench.v+libext+.v -y /home/xhr/work/XILINX_LIB/XilinxCoreLib/ \
-y ./ -y ../rtl/ -y ../core/ -y ../rtl/top/ \
-ucli +incdir+./ +define+SIM
编译完后在仿真目录下出来这些东西:
csrcdefine.vhnovas_dump.logram.vsim.shsimvsimv.daidirtestbench.vucli.key
然后我运行./simv,跑完后没看到FSDB波形文件啊
WHY?
vcs -full64 -fsdb testbench.v+libext+.v -y /home/xhr/work/XILINX_LIB/XilinxCoreLib/ \
-y ./ -y ../rtl/ -y ../core/ -y ../rtl/top/ \
-ucli +incdir+./ +define+SIM
编译完后在仿真目录下出来这些东西:
csrcdefine.vhnovas_dump.logram.vsim.shsimvsimv.daidirtestbench.vucli.key
然后我运行./simv,跑完后没看到FSDB波形文件啊
WHY?
需要在testbench里加上dump波形的命令:fsdbDumpvars
- COSMIC.ST7.Compiler.IDEA.and.ZAP.Sim.v4.5b(1970-01-01)
- Quartus编译报错Gate Level Simulation Netlist not found(1970-01-01)
- 时钟脉冲的Verilog程序,但是编译总是无法通过(1970-01-01)
- 编译显示错误Illegal base specifier in numeric constant.(1970-01-01)
- modelsim仿真出错“Error loading design”(1970-01-01)
- 我在用vhdl语言写测试文件时,对测试文件进行编译出现的是类似下面的代码,不知道什么意思(1970-01-01)
