微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > LVDS时钟线可否一分为二？

LVDS时钟线可否一分为二？

时间：10-02 整理：3721RD 点击：

由于差分引脚数量不足，可否在PCB走线的时候将LVDS时钟线一分为二?

可以的

上一篇：FPGA和数字IC那个方向更好
下一篇：pcie buf_av为1，有人知道什么原因吗，给个思路

为二 LVDS 相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top