警告：net " "is missing source,defaulting to GND是什么意思
时间：12-26
整理：3721RD
点击：
各位大侠好，我在用quartus ii编译verilog时，出现这种警告，网上搜索无果，请问这是什么意思?
信号没有源驱动，综合就直接接地了。
你查查你某处这个信号是不是只定义了8bit位宽，导致高位没驱动。
写的这么明白了
前边没驱动，谢谢
source missing GND defaulting 相关文章：
- 请假：关于missing source(1970-01-01)
- Opensource EDA design flow(1970-01-01)
- 用create_generated_clock时，其-source是否只能为主时钟，不能为另一个子时钟(1970-01-01)
- 誰有hardware clock verilog source code(1970-01-01)
- source insight 支持 system verilog吗(1970-01-01)
- ISE11.1new source wizard里没有IP generator和testbench(1970-01-01)