需不需要专门开个PCI/PCIE的帖子？

请问大家 需不需要专门开个PCI/PCIE的帖子呢 ?有专门的牛人负责解答PCI、PCIE 的问题 ?

太需要了。PCIE是主流

能开个PCI的分块讨论区就好了！

论坛里有总线专版，大家可以到那里去讨论PCIE

真的需要啊！

希望做在讲坛区在fpga中应用PCI/PCIE的开发历程总结

支持！

是FPGA开发PCIE，放在这个版块吧 ?

呵呵，到时候还要你多多支持啊

等下周把，我先把我的PCI/PCIE的心得体会写出来

那我得天天守候着哦！

我只研究了一点点

支持！

没事顶一顶！

PCIE现在很热啊。总线这块我也在弄，不过我现在在弄得是AXI

这个要支持，也在研究PCI板卡

需要啊

这个很需要啊

等你的心得体会呢

我也在等

看了sp605的资料，看到文档中需要IP 的license，我需要用的spartan-6中的pcie的硬核，也需要它的许可吗?我的ise也是破解版的，它的硬核应该是免费的啊，怎么还要license啊?求解！

硬核是免费的，不用管它

嗯，我按照use_guide,在c盘中建立个pcie（spartan-6xclx45t-484）一个工程，我想打开ipcore_dir文件夹，load expamle project,当我打开里面的工程文件时，ise报错为ERROR:migratingC:/spartan6_PCIe/new_project/ipcore_dir/s6_pcie_vhdl_example_project.xise failed, could not generate original project information.
我用的是ise13.1，不知为什么打不开！不知道是不是版本的问题。

我打开的是：s6_pcie_vhdl_example_project.xise的工程文件

我没有尝试过这样打开过，我是自己手动添加的，你尝试一下手动添加下，

还有就是看看有没有语法错误

我手动添加了它example_design和soure中的文件，工程编译是可以通过的，我想难道example_design中的文件就是测试pcie的测试文件，而soure中的文件就是你生成pcie核的调用文件！不知道我的理解是不是这样的。如果是这样，那这个工程如何测试，难道是通过simulation中的文件来在isim中测试，看仿真波形吗?还有一个疑问就是，在core generation中的pcie Ip有二个版本，一个是1.X还有一个是2.X，ise的版本不同后面的X有不同，我看到1.x和2.x是有不同的，1.x说是 Legacy TRN interfaces，而2.x说是Version 2.x of the core is for AXI4-Stream interfaces，这个问题不理解！是用户接口问题吗?

当工程中加入xco文件就会报错，我只是添加了example_design和source中的文件，其他文件一概不管。工程可以编译，但是自己不确定这个example的工程是否正确的建立出来了！感觉source中的文件就是在调用pcie核IP！那生成的xco文件有什么用啊！

生成的没有问题，具体原因我也不清楚，不过添加没有问题，那就直接仿真就可以了。仿真文件在simulation里面

嗯，我example工程的文件用了verilog添加后，仿真测试文件也用的是verilog，仿真可以出波形了，不过波形我不是太清楚，现在就是想确定example的测试工程的代码我添加的是source和example的源文件，我不确定example工程是否就是这个二个文件中的代码就行了，source中的代码是对我生成xco的PCie核的调用吗?为什么xco不能加到工程中。这个测试工程是否就是下载到sp605中然后通过pcitree测试的工程啊！如果这都行了是否就能说明pcie可以通信了！

那个XRO的问题，具体原因也是不清楚，呵呵，pcie的IP提供的example完全可以使用的，不过这个只是用来循环读写的，主要目的是测试PCIE链路通信正常不正常。我们使用的就是EP模式，而testbench为RP模式，