微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 组合逻辑电路

组合逻辑电路

时间：10-02 整理：3721RD 点击：

请问，在FPGA中，怎么验证组合电路的最高工作频率?谢谢

先DC综合一下，看一下大概时间，然后再放到FPGA中试试

上一篇：VCS在linux虚拟机下如何设置
下一篇：请教一下，FPGA开发板上的高速收发口在哪儿呢？

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top