怎样实现两个PLL的串联？xilinx
时间：12-25
整理：3721RD
点击：
rt?是不是两个PLL串在综合时没有问题，但在布线时会出现问题的?因为一般我们的做法都是IBUFG+BUFG的接法，BUFG之后就输给logic而不是输给PLL了?谢谢！请问正确的接法?
那个系列的?出现什么问题?
直接串连是可以的 ， 关于具体的操作你可以参考你使用的片子的数据手册，会有Clocking这个文档，里面回详细的阐述当前平台的硬件资源和使用方法。
Pll后面可以直接连dcm
谢谢！
谢谢！
thanks
那就把BUFG去了呀
我用过6系列的两个PLL串联，那个已经不叫PLL或者DCM了，统一叫MMCM。中间加个BUFG就可以的。
要看型号，很多器件是不能串联PLL的
- FPGA PLL输出的时钟信号电压是多少？各位大侠赐教啊！(1970-01-01)
- Actel FPGA PLL锁相环倍频分频问题(1970-01-01)
- 咨询一个关于多个时钟的问题(1970-01-01)
- PLL时钟进行时序约束后的相位问题(1970-01-01)
- 晶振时钟怎么校正振荡器频率(1970-01-01)
- PLL的N分频参数控制模块 求N值的确定问题(1970-01-01)