微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请问什么是定时约束？

请问什么是定时约束？

时间：10-02 整理：3721RD 点击：

在VERILOG中看到定时约束，请问什么是定时约束?

顶贴~同问~希望LX的回答的时候能够直接回复我~

上一篇：如何求解最大瞬态电流
下一篇：verilog建模实例

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top