微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > signalII里面的位问题

signalII里面的位问题

时间:10-02 整理:3721RD 点击:
Critical Warning: Can't connect pre-synthesis signal "demodulation:inst1|demodulatorcore:inst9|INTGenerate:inst8|DATA[7]" to port "acq_trigger_in[14]" on SignalTap II instance "auto_signaltap_0" because the signal does not exist in the pre-synthesis netlist

请问为什么?谢谢!

可能被优化掉了

看看是不是开了增量编译。如果加入NODE的时候是pre-synthesis 加入的,那么可能是这个原因造成的。也有可能是综合掉了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top