微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 两个问题,路过的看看

两个问题,路过的看看

时间:10-02 整理:3721RD 点击:
问题1 :能把一个过程设计成一个状态机吗?也就是一个过程就是一个状态机,可以吗?
问题2: 定义一个512*8的ram与定义一个512*8的数组来存数据有什么区别?我想用数组来存取数据,比较方便,不知道综合会不会产生什么问题。
还请达人多多指教,万分感谢!

问题1:不知道你的“过程”指什么,如果是对一个事件的处理过程的话,那应该可以作为一个状态机来处理,状态机本来就是对一个事件处理过程的控制;
问题2:数组综合出来是寄存器阵列,面积大,时序不好。

2楼说得对!

首先感谢你的回答
我说的过程是指procedure,它和函数function一样都属于子程序
我还有一个问题,我现在见过的状态机都是一个完整的程序,可不可以把状态机只作为一个部分?比方说,一个block含有5个process,其中3个描述一个状态机,而另两个不属于状态机,但可以和状态机有信号的交流?

all of the sequential logics are "state machine", explicit or implicit.

the second question relates to synthesis tool, please refer to synthesis manual.
they MAY be the same.

学习来了

一起学习。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top