微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于例化元件的问题

关于例化元件的问题

时间:10-02 整理:3721RD 点击:
process(clk)
begin
if(d<5)then
if(clk'event and clk=1)then
u:rw_transfer generic map(...)
port map(...);
d<=d+1;
end if;
end if;
end process;
其中rw_transfer是一个状态机的例化元件,请问这段程序结构有没有问题,主要是u:rw_transfer generic map(...)
port map(...);是否可以这样放在一个循环过程中反复实例化?
谢谢

我是初学者,但你这个程序应该把 if(clk'event and clk=1)then
写在前面,d=5写在后面,要不编译应该会抱错的

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top